刚刚一众学者们交流学术,大家畅所欲言,都快忽略了罗晟。
而这个时候才回过神来,才意识到罗晟不仅仅是精通商业的企业家,还有更大的隐藏属性,那就是技术大咖。
罗晟显然没有说完,他盯着修改后的数学模型继续道:“还有一点,既然都是拿耗尽层的硅,插入一层氧化层,那么为什么非要放上一堆没用的硅在下面呢?直接在氧化层底下再弄一个栅极,两边夹着沟道,岂不是更爽?”
众人错愕了一阵,回过神来之后无不拍案叫绝,而罗晟补充道:“这还不够,既然如此,那还有什么必要非得把氧化层埋在硅里面呢?我完全可以把硅弄出来,像三明治一样包裹上绝缘层,外面再放上栅极,岂不是爽爆了?”
一位半导体研究学者激动万分的说道:“简直是天才般的设想,这样的方案不仅仅大大降低了漏电流,而且因为又多一个栅极,这两个栅极一般都是连在一起的,因此等于大大地增加了前面说过的那个绝缘层电容,也就是大大地提升了晶体管的开关性能,我敢下决断,这种三栅极晶体管,绝对是一次是在架构上的革命式的进步,不但是45纳米,在32纳米、22纳米、14纳米都有极大的想象空间,是摩尔定律的再次胜利。”
值得一提的是,半导体业工艺节点的演进是可以被预测的,摩尔定律也应运而生,也就是下一代芯片多少纳米。
例如130纳米、90纳米、65纳米、45纳米、32纳米、22纳米、14纳米、10纳米、7纳米(5纳米),会发现这是一个大约以0.7为比的等比数列,就是这个原因。
不过这只是一个命名习惯,跟实际尺寸还是有差距的。
此时此刻,与会的一众研究学者都很兴奋,不过在兴奋过后有人已经回归理性。
一位学者战术扶镜并说道:“这是个天才般的设计,基本上不用超算模拟验证我也敢下判断是可行的,但难的是实现这个设想。为什么呢?因为竖起来的那一部分硅,也就是用作沟道的硅,太薄了,只有不到10个纳米,不仅远小于晶体管的最小尺寸(目前),也远小于当前最精密的光刻机所能刻制的最小尺寸,如何把这个方案弄出来才是真正的难题啊。”
此话一出,其它兴奋的研究员们也都冷静了下来。
是啊,这个问题是没法回避的,最后绕来绕去又回到了光刻机这个难题上,目前最精密的光刻机都搞不定,何况华国根本就不可能买的到最先进的光刻机设备。
目前这个领域华芯国际是国内的领头羊,可让人无奈的是外国人已经在能够量产32纳米工艺的芯片了,而华芯国际现在连65纳米芯片都不能量产,这还是在引进光刻机的情况下,自己还造不出制造
请收藏:https://m.jiumosoushu.cc
(温馨提示:请关闭畅读或阅读模式,否则内容无法正常显示)